FIELD-EFFECT TRANSISTOR

Patent number:

JP63128760

Publication date:

1988-06-01

Inventor:

ONISHI TOYOKAZU

Applicant:

FUJITSU LTD

Classification:

- international:

H01L29/80: H01L29/66: (IPC1-7): H01L29/80

- european:

Application number:


JP19860276128 19861119

Priority number(s):

JP19860276128 19861119

Abstract of JP63128760

PURPOSE:To manufacture a field-effect transistor with good control-lability, by means of a low-cost system and with high throughout by a method wherein a gate layer showing an opposite conductivity type is formed on a channel layer on one conductivity type and is connected to the channel layer as a p-n junction while a source region and a drain region, whose conductivity type is the same as that of the channel layer and whose concentration is high, are formed on both sides of the channel layer. CONSTITUTION:An ntype channel layer 12 is formed selectively on the surface of a GaAs single-crystal substrate 10 by implanting ions of <29>Si<+> and by an annealing process. Boron-doped amorphous SiC:H and WSi0.6 are deposited; layers 14a, 16a are formed; after patterning, a gate layer 14 and a gate electrode 16 are formed approximately in the central part of the channel layer 12. By making use of a mask 24, of SiO2, which has windows formed at the nlayer 12 and the gate electrode 16 as masks for implantation use, ions for an n<+> layer are implanted; a protective film of AIN is coated on the whole surface; after annealing, n<+> layers 12a, 12b are formed; windows for a source electrode and a drain electrode are opened; the source electrode 18 and the drain electrode 20 are formed.



①特許出願公開

⑫公開特許公報(A)

昭63-128760

௵Int.Cl.⁴

識別記号

庁内整理番号 C-8122-5F ❸公開 昭和63年(1988)6月1日

H 01 L 29/80

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 電界効果トランジスター

②特 願 昭61-276128

②出 願 昭61(1986)11月19日

⑫発 明 者 大 西 豊 和

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

邳代 理 人 弁理士 青 柳 稔

明 細 習

1.発明の名称

電界効果トランジスタ

2.特許請求の範囲

単結晶半導体表面に形成された一導電形を呈するチャネル層 (12) の上に、該導電形と反対の導電形を呈するアモルファス、微結晶或いは多結晶半導体からなるゲート層 (14) を設けて該チャネル層とp-n接合を形成させ、該ゲート層を設けたチャネル層の両側に該チャネル層と同じ導電形かつ高濃度のソース、ドレイン領域 (12a, 12b)を設けてなることを特徴とする電界効果トランジスク。

3.発明の詳細な説明

(概 要)

アモルファス半導体/単結晶半導体からなる P - n接合をゲートとして用いた接合型電界効果ト ランジスタ。

(産業上の利用分野)

本発明は接合型電界効果トランジスタに関し、 歩窗高く高速低消費電力の GaAs LSIを作成す るに適切な基本デバイスを提供しようとするもの である。

(従来の技術)

高速低消費電力の GaAs LS I を作成するには DCFL論理回路を採用することが最適と考えられている。 DCFL論理回路はゲートに順方向バイアスを 印加することにより機能し、印加可能な最大の順方向バイアスによりその回路の論理振幅及びノイズマージンが制限される。

基本デバイスとしてMES(メタル ショットキ)FETを用いた場合には、印加可能な最大の順方向バイアスはショットキゲートのバリアハイトで制限され、通常0.75 V程度である。その結果論理振幅0.6 V、ノイズマージン0.1 V程度が限界であるため、DCFL回路を構成するにはFETの関値のバラッキを50mV程度に小さくする必要がある。このバラッキは現状のGaAs IC作成

技術では実現が難しく、MES FETを用いた DCFL GaAs LSIの実用化の妨害要因となって いる。

上記問題を解決するには、よりバリアハイトの大きな接合例えばp-n接合、ヘテロ接合をゲートに用いればよい。現実に、GaAs単結晶に拡散及び/又はイオン注入技術を用いてp-n接合ゲートを形成してなるジャンクションFETを基本デバイスとして用いたDCFL GaAs LSIが研究レベルではあるが実現されている。しかしながらこれは、ジャンクション深さの制御が難しい等の理由で、実用化に至っていない。

他のp-n接合の形成法としてMBE、MOCVDを用いたエピタキシャル成長法も、研究レベルでは試みられている。しかしながらこれらの方法は、質のよいp-n接合を得ることができる反面、膜厚、濃度の制御に極めて高度な熟練を必要とし、やはり未だ実用化に至っていない。またこれらの技術は極めて高価な装置を必要とし、かつスループットも低い。

(実施例)

第1図に本発明の電界効果トランジスタを示す。
10はGaAs(ヒ化ガリウム)単結晶からなる基板、
12は該基板12の表面側に形成された n型層で
FETのチャネルになる。12a,12bはn層
12の両側に形成された n⁺層で、ソース領域と
ドレイン領域になる。14は n層12の表面に被

(発明が解決しようとする問題点)

それ故本発明は、制御性良くかつ比較的安価な 装置により、高いスループットにて製作できる接 合形電界効果トランジスタのゲート構造を開発し、 上記トランジスタの製造の実用化を図ろうとする ものである。

(問題点を解決するための手段)

本発明の電界効果トランジスタは、単結晶半導体表面に形成された一導電形を呈するチャネル層(12)の上に、該導電形と反対の導電形を呈するなアモルファス、微結晶或いは多結晶半導体からなるゲート層(14)を設けて該チャネル層とp-n接合を形成させ、該ゲート層を設けたチャネル層の両側に該チャネル層と同じ導電形かつ高温度のソース、ドレイン領域(12a, 12b)を設けてなることを特徴とするものである。

(作用)

このトランジスタは従来技術の組合せで、髙歩

者されたボロン (B) ドープのp型アモルファスシリコンカーバイドaーSiC: H層で、GaAsのn層12とヘテロpーn接合を作る。16はaーSiC: H層14に取付けられた電極 (ゲート電極) でタングステンシリサイド (WSix) (こゝではx=0.6) からなる。18,20はソース、ドレイン領域12a、12bに取付けられたソース、ドレイン電極、22は絶縁層である。

層14にはアモルファスSiC:Hの他にアモルファスSi:Hを用いてもよい。又はアモルファス(非晶質)半導体の他に多結晶半導体あるいは微結晶(多結晶より結晶粒子の小さいもの)半導体を用いてもよい。

このトランジスタは安価な装置を用いて、制御性良く、高歩留りで製造できる。 n 層 1 2 と p ー n 接合を構成する p ⁺ 層 1 4 は GaAs基板(n 層 1 2)中に埋込まれていないので、通常、接合型 F B T では大きな値になるゲート容量が通常の M E S F B T と同程度になり、あるいは p ⁺ 層 1 4 が完全に空乏層化する厚みに設定すれば、接合部

の空乏層幅がMES FETより大きいため、小 さくすることができる。

次にこのトランジスタの製造法を第2図を参照 しながら説明する。先ず第2図(4)に示すように、 ²⁰S i⁺ のイオン注入(150KeV、5×10¹² cm⁻²)およびアニールにより、GaAs単結晶基板1 0の表面側に選択的に n 形チャネル層 1 2 を形成 する。次に第2図(b)に示すように、プラズマCV D法により、ポロン(B)ドープされたアモルフ _{アスSiC: Hを1000A、及び同じ真空室内で引} 統いてWS io.6を4000人堆積し、眉14a, 16 aを作る。次に第2図のに示すように、フォトリ ソグラフィ及びドライエッチング法(CFィ+O 2ガス使用) により暦 1 6 a . 1 4 a をパターニ ングし、チャネル12のほゞ中央部にゲート長約 1.5 µ m のゲート層 1 4 およびゲート電極 1 6 を 形成する。ゲート層14はp⁺ a - SiC: H層 であり、 n 眉 1 2 と ヘテロ p - n 接合を形成し実 質上のゲートになる。WS io.6 層 1 6 はこのゲー ト届14に対するゲート電極となる。これは、a

オフして第2図(f)に示すようにソース電極18およびドレイン電極20を作る。22は上記のSiO2層である。SiO2層22はリフトオフを確実に行なわせるためのものである。次いでアロイ法(450℃、1分の無処理)によりソース、ドレイン電極18、20とn⁺ 層12a、12bとのオーミックコンタクトをとる。この第2図(f)は第1図と同じものである。

(発明の効果)

- Si C: H 同 1 4 には配線を直接取付けにくい (ボンディングしにくい) のをカバーするためで ある (W Si 0.6 には容易にボンディングできる)。 a - Si C: H などは太陽電池などに用いられて おり、従って層 1 4 の形成は周知技術により容易にできる。

FETよりかさくすることが可能である。勿論、ゲートにヘテロ p ー n 接合を用いるのである。バリアハイトのある。p ー n 接合を用いるのある。バリアハイトのある。p ー n 接合形成みとはなり、い方は、ないのとはないのと、との形成が困難であるととないのとの形成が困難であるととないのよいであるととない。ないできる。でははよく、n 層にはないできる。


4.図面の簡単な説明

第1図は本発明のトランジスタの構造を示す断 面図、


第2図は本発明のトランジスタの製造工程の説 明図である。

図面で12はチャネル層、14はゲート層、16はゲート電極、12a,12bはソース、ドレイン領域、18,20はソース、ドレイン電極で

 出 顧 人 富 士 通 株 式 会 社 代理人弁理士
 青 柳 稔



本発明のトランジスタの構造を示す的面図 第 1 図



第 2 図